AI芯片软硬件协同-阿里星

AI 芯片的成功，不仅取决于硬件架构的先进性，更取决于软硬件协同设计的深度。我们正在寻找能够在硬件和软件之间架设桥梁的人才——你既需要理解芯片的微架构、指令集、数据流，也需要理解编译器的优化策略、算子的计算模式、大模型的推理特性。 你将参与自研 AI 芯片的软硬件协同设计，包括：基于软件栈的反馈优化硬件架构、定义软硬件接口规范、开发性能模型指导架构决策、以及投片前的系统级验证。你的工作将直接影响下一代 AI 芯片的架构设计，以及软件栈能否充分发挥硬件潜力。 岗位职责 • 参与自研 AI 芯片的架构评审，从软件视角（编译器、算子、框架）反馈硬件设计建议 • 开发性能分析模型（Performance Model），基于软件负载特征预测硬件架构的性能表现，指导架构决策 • 定义和维护软硬件接口规范（HAL/ISA），确保硬件功能能够被软件栈高效利用 • 参与软硬件功能划分决策，评估哪些功能适合硬件实现、哪些适合软件实现 • 基于 ESL/EMU 仿真环境，进行投片前的系统级验证，发现并推动修复 RTL 设计问题 • 与编译器团队协作，确保硬件新特性（如新指令、新数据通路）能够被编译器充分利用 • 与算子团队协作，分析关键算子的硬件瓶颈，提出架构优化建议 【任职要求】 • 计算机科学、电子工程、微电子或相关专业，硕士及以上学历（博士优先） • 深入理解计算机体系结构（CPU/GPU/NPU），熟悉指令集、流水线、存储层次、互连网络等核心概念 • 熟悉至少一种硬件描述语言（Verilog/VHDL/SystemVerilog）或硬件仿真工具（VCS/Verdi） • 扎实的 C/C++ 编程能力，能够阅读和编写底层软件（驱动、固件、编译器后端） • 对 AI 模型（CNN/Transformer/LLM）的计算模式和访存特征有基本理解 • 有强烈的跨领域学习意愿，愿意在硬件和软件之间建立深度连接 加分项 • 在体系结构、EDA、MLSys 等领域发表过顶级论文（ISCA/MICRO/ASPLOS/HPCA/DAC/ICCAD 等） • 有 AI 芯片（GPU/NPU/TPU）的架构设计或验证经验 • 有性能模型（Gem5/SST/SystemC）开发经验，或熟悉 Roofline 模型等性能分析方法 • 有软硬件协同仿真（Co-simulation）或 FPGA 原型验证经验 • 熟悉 AI 编译器（TVM/MLIR/XLA）或算子库（cuBLAS/cuDNN）的实现原理