达摩院-SOC时钟/复位/低功耗专家-RISC V及生态

• 参与SoC低功耗架构方案制定，负责SoC电源域划分和控制、动态调压调频等设计实现。 • 参与全芯片时钟复位方案制定，负责时钟/复位相关IP交付。 • 使用功耗分析工具进行功耗建模/仿真。 • 熟悉UPF标准，具备复杂低功耗方案的UPF实现经验。 • 协同物理设计工程师进行SoC功耗/电源评估和优化工作。 【任职要求】 • 电子、计算机等相关专业，本科及以上学历，3～8年SoC前端设计经验。 • 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。 • 熟悉Verdi、CLP、VCLP、Spyglass Power、VCST、Power Artist、PTPX等EDA工具使用。 • 熟悉低功耗设计方法学，包括电源域划分、动态电压频率调节（DVFS）及功耗优化。 • 具备时钟/复位设计，以及相关IP（如PLL，Sensor等）集成开发经验。 • 良好的团队协作精神，能够跨部门协同验证、中/后端团队完成芯片开发任务。