FPGA开发(J20770)

1. 系统方案参与：制定FPGA系统级方案，参与硬件、软件架构评审，明确功能分解与模块定义，推进项目需求在FPGA侧落地； 2.FPGA逻辑实现与验证：开发FPGA逻辑代码，完成功能仿真与板级验证，调优DDR相关接口IP确保时序与带宽达标； 3.测试调试跟进：完成FPGA及外围模块测试用例设计，执行测试并定位问题，跟踪测试状态直至闭环； 4.技术沉淀与学习：编写FPGA设计文档与测试报告，参与团队技术复盘，系统学习FPGA领域新架构与设计方法学。 【任职要求】 1. 学历要求：硕士及以上； 2. 专业要求：微电子、电子科学与技术、电子信息、计算机、软件工程、自动化、通信工程、数学等相关专业； 3. 其他要求： 能用Verilog或VHDL完成逻辑设计，能使用Vivado或Quartus等工具完成工程创建、综合布线及时序分析； 能使用示波器、万用表等仪器完成板级信号调试，能理解并分析DDR3或DDR4接口时序及AXI总线协议； 具有至少1个FPGA相关课程设计或竞赛项目经历，能使用Verilog进行时序逻辑设计并有可展示的代码或演示成果； 了解数字逻辑设计基本理论及时钟传输原理，能在导师指导下独立完成FPGA算法模块开发并配合软硬件联调。