设计验证经理-Design Verification Manager(J19879)

1. 全芯片验证主导：主导LPDDR芯片全层级的电路验证，包括功能验证与时序验证，确保设计符合规格要求； 2. 验证平台搭建：开发验证平台，包括测试环境构建与回归测试系统建设，推动验证效率与覆盖率的持续提升； 3. 行为模型与检查器开发：基于存储器架构与功能，开发行为模型、断言、检查器及监视器，强化验证的可观测性； 4. 测试规划与覆盖率分析：制定测试计划并验证设计功能，运行覆盖率和回归测试，分析覆盖率缺口并制定多样化策略填补漏洞； 5. 设计调试支持：支持设计团队进行Verilog调试，维护并优化设计测试平台，确保验证环境稳定运行。 【任职要求】 1. 教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，具备CMOS电路设计的基础知识； 2. 专业技能与资格：能使用Spectre、finesim、Virtuoso、Verilog等EDA工具完成电路仿真与验证，能使用UVM、SystemVerilog、VPI/PLI及断言编码进行功能验证，能使用Python或Perl编写验证脚本，有SiliconSmart、PrimeTime和后仿真经验者优先； 3. 行业与专业经验：具备团队管理经验，有LPDDR4/LPDDR5/LPDDR6 DRAM产品验证经验者优先； 4. 项目/任务成果：主导过至少一款存储器芯片的全芯片验证工作，包括验证平台搭建与覆盖率收敛； 5. 其他要求：具有良好的团队协作与沟通能力，学习能力强，能在灵活动态的环境中保持自驱力。