ESD版图工程师-ESD Layout Engineer(J18534)

1、负责版图设计和验证，熟练使用LVS，DRC，LVL等验证工具完成全流程检查 2、参与testkey(TEG)设计优化，具备TEG版图优化、IO功能模块开发及测试结构设计经验； 3、高速IO 电路的设计和优化 【任职要求】 1、硕士及以上学历, 微电子、集成电路，物理学等专业优先； 2、具有 Device 开发经验或PIE 经验 3、最好具有电路仿真设计经验 4、熟悉半导体技术开发流程