良率提升工程师 Yield Improvement Engineer(J21017)

1.产品良率统筹与问题闭环： 作为DRAM产品良率Owner，主导各产品良率问题的分析与持续提升，代表YI部门对接产品相关会议，驱动关键决策并跟踪问题至闭环； 2.主要产品良率攻关与模型构建： 识别主要产品各阶段的关键良率损失，分析根因并建立数学模型，协同PI及Module团队推动改善措施落地，实现良率提升； 3.良率相关异常处置与变更评估： 主导线上DRB/MRB批次处置决策及TCRB会议，评估工艺变更对产品良率的影响，代表YI给出专业评估意见并推动变更管控。 【任职要求】 1.教育背景与专业知识：硕士及以上学历，微电子、半导体物理、材料科学与工程或相关专业，具备半导体器件物理基础； 2.专业技能与资格：能使用SQL语言编写脚本进行数据分析；具备统计学知识，能应用SPC、DOE等统计方法分析良率数据；掌握DRAM工作原理及基本测试原理，能运用测试数据定位良率根因； 3.行业与专业经验：5年以上半导体行业工作经验，包括良率提升、工艺整合(PIE)、Module PE或Defect Reduction等方向；具备12寸晶圆厂工作积累，并有生产管理或智能制造相关经验； 4.项目/任务成果：主导过至少1个DRAM产品完整良率提升项目，完成从问题识别、根因分析到改善措施验证的全流程推动； 5.其他要求：具有跨部门协作能力，能协调PI、Module、测试等多团队资源解决复杂良率问题；具有逻辑思维和数据分析能力，能独立输出高质量的问题分析报告。