系统级验证主任工程师-System Validation Staff Engineer(J18520)

1. 验证策略制定与执行：制定并执行LPDDR/DDR内存颗粒或DIMM产品的系统级验证策略与测试计划，确保覆盖功能、性能与兼容性； 2. 多平台验证测试：在Intel/AMD/ARM服务器、笔记本、嵌入式SoC等平台上进行功能、时序、信号完整性、电源完整性及热稳定性测试； 3. 高速信号质量分析：使用高速示波器、逻辑分析仪、BERT、协议分析仪等工具完成DDR信号质量分析，包括眼图、时序裕量、抖动等指标； 4. 关键流程验证：开发测试case，在目标系统上完成ZQ校准、ODT、Write Leveling、Read/Write Training等关键流程验证； 5. 自动化脚本开发：开发自动化测试脚本，提升验证效率与覆盖率； 6. 失效分析与根因定位：协同设计人员分析并定位系统级失效问题（如boot failure、ECC error、timing violation），推动根因分析与修复验证； 7. 客户支持与认证：支持客户参考平台（CRB）和ODM/OEM客户的AVL认证与Design-in问题闭环，输出技术文档与调试指导； 8. 测试方法论创新：推动基于AI的异常检测、仿真-实测相关性分析等测试方法创新。 【任职要求】 1. 教育背景与专业知识：本科及以上学历，电子工程、计算机工程、微电子或相关专业； 2. 行业与专业经验：具备5年以上内存或高速接口系统验证经验； 3. 专业技能与资格：深入理解DDR4/DDR5和LPDDR4/5/5X架构、命令协议、训练机制及ODT控制，能操作高速测试设备（示波器≥30 GHz、BERT、协议分析仪）并解读眼图、S参数、TDR/TDT结果，具备扎实的信号完整性（SI）与电源完整性（PI）基础知识，精通至少一种脚本语言（Python优先），具备自动化测试框架开发经验； 4. 其他要求：熟悉x86/ARM服务器或移动平台BIOS/UEFI、内存初始化流程及调试手段，具备英文读写能力，能阅读JEDEC标准文档并撰写技术报告。