设计与技术协同工程师/DTCO Engineer(J19595)

1. Bit Cell电路设计：主导存储单元（6T/8T）的原理图设计，制定并优化电路参数以达到静态噪声容限、写入裕度及读取电流等关键指标； 2. 电路仿真与验证：使用HSPICE、Spectre等工具完成前仿真、后仿真及工艺角分析，定位单元稳定性瓶颈并迭代设计方案； 3. 版图协同与优化：与版图工程师深度协作完成Bit Cell级物理布局设计，确保设计规则及版图与电路一致性的通过率； 4. 测试芯片支持：参与测试芯片的规划与设计，针对失效分析结果提出优化方案，迭代提升单元可靠性与成品率。 【任职要求】 1. 教育背景与专业知识：硕士及以上学历，微电子、物理、材料科学与工程或相关专业； 2. 专业技能与资格：具备HSPICE、Spectre等电路仿真工具的使用能力，能独立完成存储单元DC与瞬态特性仿真； 3. 行业与专业经验：有3年以上半导体存储单元领域经验，有实际流片经历； 4. 项目/任务成果：完成过至少一项存储单元从原理图到物理实现的完整设计流程； 5. 其他要求：具有跨团队协作能力，能将Bit Cell设计需求清晰传递给工艺与测试团队，并推动问题闭环。