Senior ASIC Design Engineer(J11704)

1.参与 芯片 的架构设计 ，确保设计满足功能和性能要求。 2. 使用 Verilog 进行 R TL 设计， 确保 代码 的 高质量 和 可 维护性。 3. 利用先进的 EDA 工具进行芯片仿真，分析和优化设计以确保最佳性能。 4. 与 验证 和 软件 工程师 紧密 合作， 分析 和 解决 验证 过程 中 出现 的 问题 。 5. 参与 芯片 的 样片 测试 和 系统级 验证， 确保 芯片 在 实际 应用中 的 可靠性 。 6. 对 现有 设计 进行 优化 和 改进， 提高 芯片 的 竞争力。 7. 按时完成 项目 任务， 及时 汇报 工作 进展 和 问题。 【任职要求】 1. 至少 5 年 本科 8 年） 以上 A SIC 设计 相关 经验， 熟悉 从 芯片 规格 定义 到 最终 产品 交付 的 整个 设计 流程。 在 以下 领域 中 有 丰富 经验者 优先： a) 基于 A RM 或 RI SC V 内核 的 车 规 级 M CU 芯片 设计 。 b) 处理器 内核 设计， 如 R ISC V 、 A RM 等 架构 的 微处理器 设计。 c) 高速接口设计，如 USB 、 Ethernet 、 MIPI 、 Ser D es 等。 d) 丰富 的 逻辑 综合 经验 包括 但 不限于 时序 约束， L INT/CDC U PF 攥写， 逻辑 综合， L EC 、 静态 时序 分析。 能够 根据 项目 需求 进行 设计 优化、 提高 芯片 性能 、 降低 功耗 和 面积。 2. 成功参与过至少2个ASIC项目的全流程开发经验,包括项目规划、设计实现、验证测试、流片及量产测试等阶段。能够独立承担项目中的关键设计任务，如复杂模块的RTL设计、顶层设计、时钟树设计、低功耗设计等。 3. 有 芯片 验证 经验， 熟悉 各种 验证 方法 和工具， 如 System Verilog 、 U VM 等。 能够独立 搭 建 验证 环境， 编写 高效 的 测试 用例， 确保 设计 的 功能 正确性 和 可靠性。 4. 熟练掌握 Cadence 、 Synopsys 或 Mentor Graphics 等 EDA 工具的使用。 5. 有指导和培训初级工程师的经验，能够帮助团队提升整体设计水平。