三维堆叠互连信号工程(J14680)

1. 参与三维堆叠存储器芯片的互连工艺开发，包括TSV（硅通孔）、芯片键合、RDL（再布线层）等核心工艺的研发、验证与学习，并参与制定相关工艺规则 2. 参与芯片间对准、键合等互连技术与关键结构的设计规格定义，协助制定版图设计规则，参与仿真与量测结果分析 3. 熟悉NAND、NOR、CMOS器件原理，能够参与3D堆叠结构多物理场仿真。协助开展互连信号与电源完整性分析及热管理优化，改善堆叠结构电学、热学及应力可靠性 4. 参与互连工艺的测试结构设计与工艺窗口监控，协助进行良率分析、失效定位与工艺改善，提升产品良率 5. 协助完成3D堆叠芯片层间互连、裸片的可靠性验证与评估，从工艺角度优化测试结构与方案 6. 跨部门协同，参与3DIC工艺集成类研发项目，学习跨团队协作与问题攻关方法 【任职要求】 学历要求：硕士及以上学历 专业要求：微电子/电子信息类/物理/材料/化学/光电等理工科专业 其它要求： 1. 具备半导体物理、器件或电路基础，专业课程成绩优良 2. 接触过仿真工具（如Ansys、ADS等）或版图工具者；会使用Python、JMP等工具进行数据分析者优先 3. 对信号与电源完整性（SI/PI）有一定了解，有相关科研项目、竞赛或实习经历者优先 4. 具有较好的研发能力及思维，第一作者期刊论文1篇优先 5. 逻辑清晰，学习能力强，具备良好的沟通协调能力和团队协作精神，有志于在三维集成与先进封装领域长期发展 6. 积极主动，稳重踏实，工作严谨，责任心强，能接受阶段性高强度的研发任务