Backend Lead

负责芯片物理设计、时序收敛、功耗优化及DRC/LVS签核管理 【任职要求】 • 硕士及以上学历，微电子、集成电路等相关专业 • 8年以上数字后端设计经验，3年以上团队管理经验 • 精通先进工艺节点物理设计流程 • 具备复杂时序收敛、功耗优化、面积优化经验 • 熟悉 signoff 流程及可靠性设计 • 有低功耗物理设计、3D封装设计经验者优先