ASIC设计工程师（混合信号/高速接口）-Data（北京）

1、高速接口IP架构建模以及分析； 2、高速接口IP数字RTL实现； 3、高速接口IP回片测试。 【任职要求】 1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言； 2、有高速接口、高速时钟等混合信号IP设计经验； 3、熟悉计算机体系结构，熟悉AMBA等总线接口协议； 4、熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分项： 1、有UCIe、DDR、PCIe、UAlink等相关经验； 2、有Serdes建模及架构评估经验。