校招-DFT设计工程师

1、负责SOC/ASIC芯片DFT可测试性设计，完成Scan、ATPG、MBIST、JTAG边界扫描等核心模块的设计、集成、调试与验证工作。 2、优化芯片测试方案，负责故障覆盖率提升、测试时长及成本优化，保障芯片量产测试指标达标。 3、使用主流DFT EDA工具完成设计、Pattern生成及问题排查，解决设计、时序、测试相关问题。 4、配合前后端设计、ATE及量产团队，完成芯片测试调试、良率问题定位，支撑流片与量产交付。 5、优化DFT设计流程，通过Tcl/Python脚本实现自动化提效，沉淀标准化设计规范。 【任职要求】 1、扎实掌握数字电路基础，熟悉SOC/ASIC设计、仿真及流片流程，掌握Scan、ATPG、MBIST、JTAG等DFT核心技术。 2、熟悉Verilog/SystemVerilog，具备基础代码编写与调试能力，了解主流DFT EDA工具，掌握基础脚本开发者优先。 3、逻辑思维清晰，学习能力、问题排查及团队协作能力良好，愿意深耕IC DFT技术方向。 优先项：有DFT设计、芯片验证相关项目/实习经验；有SOC量产调试、先进工艺、低功耗DFT设计经验者优先。