嵌入式BSP开发工程师(专家)

1. 根据性能、功耗、成本和安全等级需求进行 MCU 选型，负责新板 Bring-up，包括时钟配置、外设初始化以及下载调试链路的打通；参与硬件原理图评审，确认引脚复用、电平匹配等问题。 2. 基于硬件原理图开发板级支持包（BSP），封装统一的 HAL 接口以屏蔽芯片差异，支持多平台复用。负责中断、DMA 等驱动的开发，结合实际场景选择合适的驱动模式，关注中断响应时延、ISR 上下文安全及共享资源的保护。 3. 集成或自研 CAN、J1939、UDS、LwIP 等通信协议栈，设计软件定时器与事件调度框架，并负责 EEPROM 模拟、Flash 文件系统、掉电保护等存储相关方案的设计与实现。 4. 负责 RTOS 在目标 MCU 上的移植（Port.c、PortMacro.h 适配），规划任务优先级、评估栈大小、选型任务间通信机制，为上层应用提供稳定的运行环境。 5. 熟悉 Bootloader 与 OTA 升级方案，包括 Boot+App 双区架构、向量表重定位、跳转逻辑、签名校验、防回滚、A/B 分区回滚、断点续传，以及升级失败自动回滚、Golden Image、Watchdog 强制恢复等防砖机制，能够支撑台架与实车阶段升级相关问题的定位、分析与闭环。 6. 负责系统可靠性设计，包括 IWDG + WWDG 双看门狗策略，以及 HardFault 异常的定位与分析（CFSR / BFAR / LFAR 解析）。 7. 与硬件团队协作完成原理图评审、引脚分配与时序确认；与上层应用团队对齐 API 设计与性能需求，提供调试支持；与测试团队评审 HIL 用例、分析缺陷；与芯片厂商 FAE 对接 SDK 问题升级与 Errata 跟踪。 8. 作为资深工程师，负责 Code Review、技术文档输出及编码规范的制定。 【任职要求】 必备要求 (3-4项): 核心素质要求 - 本科及以上学历，电子、通信、计算机、自动化或相关专业，6 年以上嵌入式系统开发经验，有大型项目从 Bring-up 到量产的完整交付经历。 技术要求 1. 精通 Infineon AURIX TC3xx、芯驰 E3650 等 MCU 架构，熟悉 Flash / RAM 布局、中断向量表重定位、ECC 校验等底层机制；熟悉 NXP S32K、S32G 系列者优先。 2. 熟悉 GPIO、定时器、PWM、RTC、WDG、DMA、UART、SPI、I2C、CAN / CAN-FD、LIN、ADC、Ethernet MAC、QSPI / OSPI 等常见外设与接口，具备 J1939、UDS（ISO 14229）、DoIP 等协议栈的实际开发或集成经验。 3. 精通 FreeRTOS、RT-Thread、Zephyr、ThreadX、UCOS 中至少一种，理解任务调度、信号量、互斥量、事件组、消息队列、内存管理等机制，能够独立完成 RTOS 的裁剪与移植；熟悉 LwIP、mbedTLS 等组件者优先。 4. 能够熟练阅读原理图，理解上电时序、复位电路等设计；熟练使用示波器、逻辑分析仪、J-Link、CAN 分析仪等工具，能给出 PCB 改板建议并对信号完整性做出初步判断。 5. 熟练使用 GDB、Tracealyzer、SystemView 等调试与分析工具，能够对中断延迟、任务切换开销、DMA 利用率、CPU 占用率进行剖析，并具备 Flash / RAM 体积与占用优化经验。 6. 熟悉 IEC 61508、ISO 26262（ASIL-B / D）、IEC 60730 等功能安全标准，理解 MPU 隔离、栈溢出检测、RAM / Flash ECC、看门狗、Clock 监控、Lockstep、Secure Boot、密钥存储（HSM / SECELEM）等安全机制。 7. 精通 Git、CMake / Make、链接脚本（.ld）编写，熟悉 CI/CD（GitHub Actions / GitLab CI）、静态分析（PC-lint、Coverity）、单元测试（Unity、Ceedling），熟悉双 Bank A/B、Delta OTA、回滚保护、防砖等 Bootloader 与 OTA 方案，能够对相关问题进行定位与分析。 8. 熟练使用AI Agent工具，对AI与嵌入式结合方面有深入的思考 优选要求: - 熟悉 NXP S32K、S32G 系列等 MCU 硬件 - 熟悉 LwIP、mbedTLS 等常用组件 - 使用AI Agent有成功落地案例